单项选择题

下列代码(*synthesis,keep*)wire i;含义为()。

A.定义变量i为net类型
B.规定变量i为测试端口,需要保留
C.综合优化变量i
D.为变量i定义引脚锁定

<上一题 目录 下一题>
热门 试题

单项选择题
下列代码“input clk *synthesis chip_pin=“G21””含义为()。

A.定义变量clk
B.设置时钟变量
C.将时钟信号的引脚锁定到G21
D.同步clk引脚到G21

单项选择题
错误提示:Error (12007):Top-level design entity CNT4b is undefined可能是以下哪种错误?()

A.变量类型定义错误
B.变量CNT4b未定义
C.未设置顶层实体
D.顶层实体模块未定义

相关试题
  • Verilog HDL可以用于描述以下哪些元素?(...
  • 在VHDL中,实体(Entity)用于描述什么?(...
  • VHDL可以用于描述以下哪些元素?()
  • Vivado提供了哪种类型的仿真工具?()
  • Vivado中,设计电路的输入可以使用以下哪种...