单项选择题

下列代码“input clk /*synthesis chip_pin=“G21””含义为()。

A.定义变量clk
B.设置时钟变量
C.将时钟信号的引脚锁定到G21
D.同步clk引脚到G21

<上一题 目录 下一题>
热门 试题

单项选择题
错误提示:Error (12007):Top-level design entity CNT4b is undefined可能是以下哪种错误?()

A.变量类型定义错误
B.变量CNT4b未定义
C.未设置顶层实体
D.顶层实体模块未定义

单项选择题
从代码always@(posedge CLK or negedge RST)可以看出()。

A.RST是同步信号,高电平有效
B.RST是异步信号,低电平有效
C.RST是同步信号,下降沿有效
D.RST是异步信号,下降沿电平有效

相关试题
  • 比较直接测频法、测周期法和等精度法等三种...
  • 将串口通信波特率分别改为4800、192...
  • 请论述编码器(Encoder)的工作原理及应用...
  • 请论述译码器(Decoder)的工作原理及应用
  • 请论述多路选择器(Multiplexer)的工作原...