QuartusII支持哪些设计输入方式？（）

下列代码（*synthesis，keep*）wire i；含义为（）。

A.定义变量i为net类型
B.规定变量i为测试端口，需要保留
C.综合优化变量i
D.为变量i定义引脚锁定

点击查看答案&解析

下列代码“input clk *synthesis chip_pin=“G21””含义为（）。

A.定义变量clk
B.设置时钟变量
C.将时钟信号的引脚锁定到G21
D.同步clk引脚到G21

点击查看答案&解析