单项选择题
A.Verilog语言可实现并行计算，C语言只是串行计算； B.Verilog语言可以描述电路结构，C语言仅仅描述算法； C.Verilog语言源于C语言，包括它的逻辑和延迟； D.Verilog语言可以编写测试向量进行仿真和测试。
A.函数定义中不能包含任何时序控制语句； B.函数至少有一个输入，包含任何输出或双向端口； C.函数只返回一个数据，其缺省为reg类型； D.函数不能调用任务，但任务可以调用函数。
A.在过程赋值语句中表达式左边的信号一定是寄存器类型 B.过程块中的语句一定是可综合的 C.在过程块中，使用过程赋值语句给wire赋值不会产生错误 D.过程块中时序控制的种类有简单延迟、边沿敏感和电平敏感