单项选择题

‍verilogHDL的基本结构中通常需要进行模块范围的定义，VerilogHDL的模块范围的定义的开始和结束方式是（）。

A./*...*/
B.{...}
C.begin...end
D.module...endmodule

<上一题目录下一题>

热门试题

单项选择题

A.A =1，B =0，D =0
B.A =0，B =1，D =1
C.A =1，B =1，D =0
D.A =0，B =1，C =1

单项选择题

A.高电平，高电平
B.低电平，高电平
C.高电平，低电平
D.低电平，低电平