多项选择题
10进制计数器模块在数字钟系统中可作为以下哪些模块的子模块?()
A.60秒计数器
B.定时模块
C.校时、计时模块
D.60分计数器
点击查看答案&解析
<上一题
目录
没有了>
热门
试题
单项选择题
已知Nexys4开发板外部时钟信号频率为100MHz,数字钟用来产生秒信号的时钟信号频率为1Hz,若采用计数器对100MHz的外部时钟分频得到1Hz的秒信号,请问该计数器至少需要多少位?()
A.27
B.30
C.25
D.10
点击查看答案&解析
单项选择题
在对数字钟计时、校时模块进行仿真时,设秒信号的周期为10ns,若要观察24时制计数是否正确,那么在复位信号无效,计时使能信号有效的情况下,仿真需运行多长时间?()
A.864ms
B.12小时
C.864us
D.864s
点击查看答案&解析
相关试题
verilogHDL的基本结构中通常需要进行模块...
在使用verilog描述一个二选一的数据选择器...
数字频率计设计中的测频计数模块共有多少...
verilog语法中,间隔符号主要包括()。
在verilogHDL的数字表达方式用,和十进制...