问答题

单总线CPU结构及其数据通路如下图所示，其中：AR为地址寄存器，DR为数据寄存器，MEM为主存储器，R0～R3为通用寄存器，PSW为状态寄存器，Y、Z为暂存寄存器，PC为程序计数器，IR为指令寄存器。

单总线CPU结构

有逻辑与指令AND R0，Addr，指令含义是：将以Addr为直接地址的存储单元的内容读出，并与R0内容进行逻辑乘，结果存入R0中。请用寄存器级传送形式设计其执行的分布流程。
说明：运算器的字长与主存储器的单元地址长度相等；PC送地址寄存器与PC加1可以在一步完成。