填空题
Verilog语言规定了逻辑电路中信号的4种状态,分别是0,1,X和Z。其中0表示低电平状态,1表示高电平状态,X表示不定态(或未知状态),Z表示()。
【参考答案】
高阻态
点击查看答案
<上一题
目录
下一题>
热门
试题
填空题
你所知道的可编程逻辑器件有(至少两种):()。
点击查看答案
填空题
IEEE 标准的硬件描述语言是 ()和 VHDL。
点击查看答案
相关试题
同步D触发器的程序如下,补全程序。
四位全加器程序如下,补全程序。
半加器的程序如下,补全程序。
触发器设计程序如下,补全程序。
利用赋值语句设计组合逻辑的3‐8译码器设...