计算题 使用wait语句设计一个电平敏感的锁存器，该锁存器的输入信号为d和clock，输出为q，其功能是当clock=1时q=d。

使用带同步清零端的D触发器（清零高电平有效，在时钟下降沿执行清零操作）设计下一个下降沿触发的D触发器，只能使用行为语句（提示：D触发器的输出q应当声明为寄存器变量）。使用设计出的D触发器输出一个周期为10个时间单位的时钟信号。 点击查看答案

下面例子中d的最终值是什么？ 点击查看答案