问答题
计算题 使用带同步清零端的D触发器(清零高电平有效,在时钟下降沿执行清零操作)设计下一个下降沿触发的D触发器,只能使用行为语句(提示:D触发器的输出q应当声明为寄存器变量)。使用设计出的D触发器输出一个周期为10个时间单位的时钟信号。
【参考答案】
点击查看答案
<上一题
目录
下一题>
热门
试题
问答题
下面例子中d的最终值是什么?
点击查看答案
问答题
给定下面含有阻塞过程赋值语句的initial块,每个语句在什么仿真时刻开始执行?a,b,c和d在仿真过程中的中间值和仿真结束时的值是什么?
点击查看答案
相关试题
ASIC的中文全称是:片上系统。()
综合是纯软件的转换过程,与器件硬件结构无...
Constraints Editor的功能是编辑指导实现...
通用IP Core 主要指存储器,存储控制器,...
基于SRAM的FPGA器件,在每次上电后必须进行...