简答题 用Veriog描述带清零端的4位寄存器。

使用Verilog语言设计一个脉冲发生器。 点击查看答案

设计一带异步复位端、异步置数段（低电平有效）的四位加法计数器，时钟clk上升沿有效），复位信号clr，置数信号load、输入数据data、输出qout。 点击查看答案