问答题
简答题 不同`timescale定义的多模块仿真测试时需要注意什么?
【参考答案】
如果在同一个设计里,多个模块中用到的时间单位和时间精度单位不同,需要用到以下的时间结构:
(1)用`times......
(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)
点击查看答案
<上一题
目录
下一题>
热门
试题
问答题
请仔细阐释`timescale编译预处理的作用?
点击查看答案
问答题
Verilog的编译预处理与C语言的编译预处理有什么不同?
点击查看答案
相关试题
ASIC的中文全称是:片上系统。()
综合是纯软件的转换过程,与器件硬件结构无...
Constraints Editor的功能是编辑指导实现...
通用IP Core 主要指存储器,存储控制器,...
基于SRAM的FPGA器件,在每次上电后必须进行...