问答题
简答题 Verilog的编译预处理与C语言的编译预处理有什么不同?
【参考答案】
Verilog的编译处理,在编译处理命令之前要以‘`’开头。
点击查看答案
<上一题
目录
下一题>
热门
试题
问答题
请用$random配合求模运算编写: (1)用于测试的跳变沿抖动为周期1 10的时钟波形。 (2)随机出现的脉宽随机的窄脉宽。
点击查看答案
问答题
为什么在多个模块调试的情况下$monitor需要配合$monitoron和$monitoroff来工作?
点击查看答案
相关试题
ASIC的中文全称是:片上系统。()
综合是纯软件的转换过程,与器件硬件结构无...
Constraints Editor的功能是编辑指导实现...
通用IP Core 主要指存储器,存储控制器,...
基于SRAM的FPGA器件,在每次上电后必须进行...