问答题
简答题 利用数字电路的基本知识解释,为什么说即使组合逻辑的输出端的所有信号同时变化,其输出端的各个信号不可能同时达到新的值?各个信号变化快慢有什么决定?
【参考答案】
由于逻辑门和布线有延迟,因此没有办法使实际电路的输出与理想的布尔方程计算完全一致,可以说实际组合逻辑电路输出的瞬间不确定......
(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)
点击查看答案
<上一题
目录
下一题>
热门
试题
问答题
详细解释为什么采用流水线的办法可以显著提高层次多的复杂组合逻辑的运算速度。
点击查看答案
问答题
如何用VerilogHDL模块来描述总线的操作?为什么总线的操作必须有严格的时序控制?
点击查看答案
相关试题
ASIC的中文全称是:片上系统。()
综合是纯软件的转换过程,与器件硬件结构无...
Constraints Editor的功能是编辑指导实现...
通用IP Core 主要指存储器,存储控制器,...
基于SRAM的FPGA器件,在每次上电后必须进行...