简答题 如何用VerilogHDL模块来描述总线的操作？为什么总线的操作必须有严格的时序控制？

【参考答案】

各运算部件和数据寄存器可以通过带控制的三态门与总线的连接，通过对控制端电平的控制来确定在某一段时间内，总线归哪两个或哪几......

(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)