单项选择题

在ASIC设计中,常利用FPGA对系统的设计进行功能检测,通过后再将其VHDL设计以ASIC形式实现,这一过程称为()

A.硬件仿真
B.编程下载
C.硬件测试

<上一题 目录 下一题>
热门 试题

单项选择题
将电路的高级语言描述转换成低级的,可与FPGA CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程,称为()

A.逻辑编译
B.编程下载
C.逻辑适配
D.逻辑综合

多项选择题
QuartusⅡ是Altera公司推出的EDA软件工具,该软件在实际应用开发方面的用途有()

A.与MATLAB和DSPBuilder结合可以进行基于FPGA的DSP系统开发
B.进行FPGA/CPLD的开发
C.与SOPCBuilder结合,进行SOPC系统开发

相关试题
  • Verilog HDL可以用于描述以下哪些元素?(...
  • 在VHDL中,实体(Entity)用于描述什么?(...
  • VHDL可以用于描述以下哪些元素?()
  • Vivado提供了哪种类型的仿真工具?()
  • Vivado中,设计电路的输入可以使用以下哪种...