单项选择题
下图是全加器的逻辑电路图，如果调用门级原语，（）可以实现图中门电路3的逻辑设计。
A.and u3（c1，a，b）；B.u3and（s1，a，b）；C.xor u3（c1，a，b）；D.or u3（a，b，c1）；
A.ASB.PSC.JTAGD.AS 或JTAG
A.没有进行引脚分配的工程设计编程配置到芯片上也可以实现设计功能B.是把设计文件的输入和输出信号分配到FPGA器件引脚的过程C.需要考虑实际FPGA开发板上的外部连接资源，再决定如何分配引脚D.软件可以自动为设计电路选择被分配的引脚
