单项选择题

下列各表达式不正确的是:()

A.1011”SLL=“0110”
B.Singal a:bit_vector(7downto 0);a<=”10110110”;则a(0)=’0’
C.(-5)rem 2=(-1)
D.5mod(-2)=(-1)

<上一题 目录 下一题>
热门 试题

单项选择题
下列关于VHDL 中信号说法不正确的是:()

A.信号赋值可以有延迟时间
B.信号除当前值外还有许多相关值,如历史信息等,变量只有当前值
C.信号可以是多个进程的全局信号
D.号值输入信号时采用代入符“:=”,而不是赋值符”<=”,同时信号可以附加延时

单项选择题
下列不属于VHDL 基本程序结构是()

A.CONFIGURATION 定义区
B.ARCHITECTURE 定义区
C.USE 定义区
D.ENTITY 定义区

相关试题
  • Verilog HDL可以用于描述以下哪些元素?(...
  • 在VHDL中,实体(Entity)用于描述什么?(...
  • VHDL可以用于描述以下哪些元素?()
  • Vivado提供了哪种类型的仿真工具?()
  • Vivado中,设计电路的输入可以使用以下哪种...