单项选择题

‌CMOS、TTL、ECL的电平说明如图所示。那么，对于CMOS型集成电路来讲，能够容忍的最大噪声是（）。

A.2.5V
B.1.0V
C.1.5V
D.3.5V

<上一题目录下一题>

热门试题

单项选择题

‏TTL型数字集成电路的电平示意如图所示，该电路正常的高电平下限和低电平上限依次为2.5V和0.4V，如果在其输出端测到的电压值是2.3V，则说明该电路（）。‏

A.出现故障
B.的输出既不是高电平，也不是低电平
C.负载过大，输出错误
D.被噪声干扰，但依然能够被辨析出来是高电平输出

单项选择题

设某数字集成电路在工作时，信号从输入端传输到输出端的时间是9ns，输出端信号的高电平转变成低电平的时间是10ns，那么该数字电路工作频率上限应小于（）。‎

A.112MHz
B.50MHz
C.56MHz
D.200MHz

相关试题