单项选择题
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（）。
A.4B.6C.9D.13
A.高电平输出电阻与低电平输出电阻相同B.输出高电平容限与输出低电平容限相同C.高电平输出电流与低电平输出电流相同D.高电平驱动能力与低电平驱动能力相同
A.SSI设计B.MSI设计C.VLSI设计D.基于FPGA的可编程设计
