多项选择题

​属于Verilog HDL关键字/内部保留字的有（）。

A.module
B.begin
C.cnt
D.or

<上一题 目录 下一题>
热门 试题

多项选择题
下列属于合法标识符的有（）。

A.reg_out
B._count_
C.8_data
D.out_%
单项选择题
（）是将电路模块的逻辑描述文件根据选定的FPGA器件类型的结构和约束条件进行编译、优化和转换，生成可实现的门级电路的网表文件。

A.逻辑综合
B.布局布线
C.时序仿真
D.编程下载
相关试题