判断题

CONSTANT T2：std_logic <= ’0’;

【参考答案】

错误

(↓↓↓ 点击‘点击查看答案’看答案解析 ↓↓↓)
<上一题 目录 下一题>
热门 试题

判断题
在结构体中定义一个全局变量（VARIABLES），可以在所有进程中使用。
判断题
VHDL语言与计算机C语言的没有差别。
相关试题