问答题

简答题 用VHDL/VeilogHDL语言开发可编程逻辑电路的完整流程。

【参考答案】

文本编辑→功能仿真→逻辑综合→布局布线→时序仿真。
<上一题 目录 下一题>
热门 试题

问答题
硬件描述语言的突出优点是什么？
问答题
WHEN_ELSE条件信号赋值语句和IF_ELSE顺序语句的异同？
相关试题