简答题 设计一个七十五进制计数器，画出逻辑图。

用JK触发器组成4位异步二进制减法计数器，画出其逻辑图。 点击查看答案

一个异步二进制计数器的最高工作频率为10MHz，如果每个触发器的平均传输延迟时间为10ns，计数过程中每读取一次计数值所需时间为50ns，这个计数器最多只能有（）位。 点击查看答案