问答题

计算题 假定8*8矩阵A=（aij），顺序存放在存储器的64个单元中，用什么机关报单级互连网络可实现对该矩阵的转置变换？总共需要传送多少步？

【参考答案】

<上一题 目录 下一题>
热门 试题

问答题
对于采用级控制的三级立方体网络，当第i级（0<=i<=2）为直连状态时，不能实现哪些结点之间的通信？为什么？反之，当第i级为交换状态呢？
问答题
设指令由取指、分析、执行三个子部件组成。每个子部件经过时间为△t，连续执行12条指令。请分别画出在常规标量流水处理机及度m均为4的超标量处理机、超长指令字处理机、超流水线处理机上工作的时空图，分别计算它们相对常规标量流水处理机的加速比Sp。
问答题
设向量长度为64，以CRAY-1机上所用浮点功能部件的执行时间分别为：相加6拍，相乘7拍，求倒数近似值14拍；从存储器读数6拍，打入寄存器及启动功能部件各1拍。问下列各指令组内的哪些指令可以链接？哪些指令不能链接？不能链接的原因是什么？分别计算出各指令组全部完成所需的拍数。
问答题
流水线有4个功能部件组成，每个功能部件的延迟时间为△t，当输入10个数据后间歇5△t又输入10个数据，如此周期性地工作，求此时流水线的吞吐率，并画出时空图。
问答题
假设指令的解释分取指、分析与执行3步，每步的时间相应为t取指、t分析、t执行， （1）分别计算下列几种情况下，执行完100条指令所需时间的一般关系式： （2）分别在t取指=t分析=2、t执行=1及t取指=t执行=5、t分析=2两种情况下，计算出上述各结果。
问答题
有一个Cache存储器。主存共分8个块（0~7），Cache为4个块（0~3），采用组相联映象，组内块数为2块，替换算法为近期最少使用算法（LRU）。 （1）画出主存、Cache地址的各字段对应关系（标出位数）图； （2）画出主存、Cache空间块的映象对应关系示意图； （3）对于如下主存块地址流：1，2，4，1，3，7，0，1，2，5，4，6，4，7，2，如主存中内容一开始未装入Cache中，请列出Cache中各块随时间的使用状况； （4）对于（3），指出块失效又发生块争用的时刻； （5）对于（3），求出此期间Cache的命中率。
问答题
在一个页式二级虚拟存储器中，采用FIFO算法进行页面替换，发现命中率H太低，因此有下列建议： （1）增大辅存容量； （2）增大主存容量（页数）； （3）FIFO改为LRU； （4）FIFO改为LRU，并增大主存容量（页数）； （5）FIFO改为LRU，并增大页面大小。 试分析上述各建议对命中率的影响情况。
问答题
考虑一个920个字的程序，其访问虚存的地址流为20，22，208，214，146，618，370，490，492，868，916，728。 （1）若页面大小为200字，主存容量为400字，采用FIFO替换算法，请按访存的各个时刻，写出其虚页地址流，计算主存的命中率； （2）若页面大小为100字，再做一遍； （3）若页面大小为400字，再做一遍； （4）由（1）、（2）、（3）的结果可得出什么结论？ （5）若把主存容量增加到800字，按第（1）小题再做一遍，又可得出什么结论？
问答题
某虚拟存储器共8个页面，每页1024个字，实际主存为4096个字，采用页表法进行地址映象。映象表的内容如下表所示。 （1）列出会发生页面失效的全部虚页号； （2）按以下虚地址计算主存实地址：0，3728，1023，1024，2055，7800，4096，6800。
问答题
设主存每个分体的存取周期为2μs，宽度为4个字节。采用模m多分体交叉存取，但实际频宽只能达到最大频宽的0.6倍。现要求主存实际频宽为4MB S，问主存模数m应取多少方能使两者速度基本适配？其中m取2的幂。
相关试题