简答题 用带时钟沿触发条件的always块表示时序电路时，应该用哪一种赋值？

用带电平敏感列表触发条件的always块表示组合逻辑时，应该用哪一种赋值？ 点击查看答案

如果一定要设计异步触发的计数电路，用Verilog描述有什么办法？能否综合？仿真时要注意什么问题？ 点击查看答案