判断题
二进制异步加计数器若用上升沿触发的D触发器组成,则应将低位触发器的
端与相邻高一位触发器的时钟信号CP相连。
【参考答案】
正确
点击查看答案
<上一题
目录
下一题>
热门
试题
判断题
对JK触发器,在时钟信号CP为高电平期间,当J=K=1时,状态会翻转一次。
点击查看答案&解析
判断题
触发器有两个稳定状态:Q=1称为“1”状态;Q=0称为“0”状态。
点击查看答案&解析
相关试题
模拟量是()的,数字量是()的。
集成同步二进制计数器74LVC161的TC端...
若采用反馈异步清零法构建9进制的计数器,...
74LVC163是具有同步清零功能的计数器...
双向移位寄存器的数据输入方式不包括()。