简答题 为什么在用Verilog设计方法时不采用异步的状态机，采用异步状态机有什么问题不好解决？

【参考答案】

因为大多数综合器不能综合采用VerilogHDL描述的异步状态机转换为电路网表。异步状态机是没有确定时间的状态机，它的状......

(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)