单项选择题
A.assign语句有可能综合成触发器B.assign语句之间是并行的C.assign语句用于数据流描述D.assign语句不能对reg型赋值
A.VHDLB.SystemCC.SystemVerilogD.Verilog HDL
A.CLBB.FlashC.IOBD.Interconnect