简答题 试简述用VHDL语言设计电子线路的一般流程。

【参考答案】

所谓用VHDL设计是指由设计者编写代码，然后用模拟器验证其功能，再把这些代码综合成一个与工艺无关的网络表，即翻译成由门和......

(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)