名词解释
VHDL语言设计的基本单元
【参考答案】
所谓VHDL语言设计的基本单元(Design Entity),就是VHDL语言的一个基本设计实体。一个基本设计单元,简单......
(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)
点击查看答案
<上一题
目录
下一题>
热门
试题
名词解释
什么是FPGA的配置模式; FPGA的配置模式名词解释定义是什么?
点击查看答案
名词解释
什么是FLEX10K里的最小单元; FLEX10K里的最小单元名词解释定义是什么?
点击查看答案
相关试题
在原理图设计中,如果想移动元件,并让连接...
要调整在放置或者移动“对象”光标移动的距...
在原理图设计中Place命令用于()。
原理图主窗口的浮动面板可以分布在()。
元件选中后进行旋转或翻转操作的快捷键不包...