单项选择题
A.使用全局时钟，通过BUFG驱动，时钟信号到达各个寄存器的延迟相同B.尽量使用时钟双沿触发提高效率C.减少时钟信号种类D.避免使用门控时钟
A.时序约束B.面积约束C.物理约束D.引脚约束
A.忽略源代码中的时延语句B.可以构造符合语法规范的任意模型描述C.仿真文件没有输入输出端口描述D.只能例化一个源文件的顶层Module