判断题

电路Layout设计时，晶振越靠近主芯片越好。

【参考答案】

错误

(↓↓↓ 点击‘点击查看答案’看答案解析 ↓↓↓)
<上一题 目录 下一题>
热门 试题

判断题
当DFMEA某一失效模式对应的RPN值小于100时，一定不需要进一步分析。
判断题
电子元器件降额设计可以延缓其参数退化，增加工作寿命，提高使用可靠性。
相关试题