不属于FPGA设计流程中的仿真环节是（）。

‏下列哪一项不是同步电路设计的优点？（）

A.减少对工作环境的依赖性
B.简化时序分析过程
C.有效避免毛刺，提高可靠性
D.节约面积，提高集成度

点击查看答案

‏假设向量线网a的值是4’b1001，下列表达式结果等于1的是（）。

A.~^a
B.~∣a
C.!a
D.&a

点击查看答案