简答题 某系统实现序列检测，有两输入序列A和B，当两序列对出现A=1且B=1，A=1且B=0或A=0且B=0时，输出Z=1，否则输出0。根据上述要求写出含有两个进程（Process）的VHDL程序。

某系统ASM图的部分VHDL描述如下，请补全该程序，并画出该系统的ASM图。 点击查看答案

下图所示的ASM图的状态可以化简，请画出简化后的ASM图。 点击查看答案