问答题
简答题 为什么综合以后还可以用Verilog进行仿真?
【参考答案】
通过综合以后产生的是门级结构,而门级结构再经过Verilog仿真测试验证其正确性。
点击查看答案
<上一题
目录
下一题>
热门
试题
问答题
综合生成的是不是真实的电路?若不是,还需要哪些步骤才能真正成为具体的电路?
点击查看答案
问答题
什么是综合?是否任何符合语法的VerilogHDL程序都可以综合?
点击查看答案
相关试题
ASIC的中文全称是:片上系统。()
综合是纯软件的转换过程,与器件硬件结构无...
Constraints Editor的功能是编辑指导实现...
通用IP Core 主要指存储器,存储控制器,...
基于SRAM的FPGA器件,在每次上电后必须进行...