问答题
简答题 对每一个寄存器组来说,上一个时钟的正跳沿是为置数做准备,下一个时钟正跳沿是把本寄存器组置数(并为下一级运算组合逻辑送去输入信号),则为下一级寄存器组的置数做准备的先决条件是什么?
【参考答案】
确定下一个状态所使用的组合电路的延迟和时钟到各触发器的差值必须小于一个时钟周期的宽度。
点击查看答案
<上一题
目录
下一题>
热门
试题
问答题
为使运算组合逻辑有一个正确的输出,为什么必须在复杂运算组合逻辑的输入端和输出端增加寄存器组来存放数据?
点击查看答案
问答题
如果组合逻辑的输入端信号变化非常快,其输出端的逻辑关系能否正确?变化快到什么程度以后,就没有正确的输出?如果还有正确输出,但时间片段很少,有什么办法可以加长正确输出的时间片?
点击查看答案
相关试题
ASIC的中文全称是:片上系统。()
综合是纯软件的转换过程,与器件硬件结构无...
Constraints Editor的功能是编辑指导实现...
通用IP Core 主要指存储器,存储控制器,...
基于SRAM的FPGA器件,在每次上电后必须进行...